:CM-TA9

JP411149798A

DOCUMENT-IDENTIFIER: JP 11149798 A

TITLE:

SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS TEST METHOD

PUBN-DATE:

June 2, 1999

INVENTOR-INFORMATION:

NAME

COUNTRY

WATANABE, KENICHI

N/A

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

N/A

APPL-NO:

JP09313863

APPL-DATE:

November 14, 1997

INT-CL (IPC): G11C029/00, G01R031/28, G06F012/16

ABSTRACT:

PROBLEM TO BE SOLVED: To reduce the number of test patterns of a semiconductor integrated circuit incorporating a plurality of memory cells with data input of the same number of bits and different capacity, and easily test the semiconductor integrated circuit.

SOLUTION: It is judged whether the address of the maximum capacity memory cell 20 corresponds to memory cells 17-19 or not using address detection circuits 11 and 12 and the most significant bit signal 13, and output data selection circuits 14, 15, and 16 select the output data of memory cells 17-19 and the maximum capacity memory cell 20 and output them. In write data <u>retention</u> circuits 24-26 and address control circuits 21-23, a flag value 0 is set to the output of the address detection circuits 11 and 12 and the most significant bit signal 13, an address signal is fixed, and write data are retained, thus suppressing malfunction and simultaneously testing the memory cells 17-19 by the same test pattern.

COPYRIGHT: (C)1999,JPO

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出限公開番号

特開平11-149798

(43)公開日 平成11年(1999)6月2日

(51) Int.CL*		識別記号	ΡI		
G11C	29/00	671	G11C 29/00	671Z	
G01R	31/28		G06F 12/16	3 3 0 A	
G06F	12/16	330	G01R 31/28	В	
				V	

審査請求 未請求 請求項の数10 OL (全 23 頁)


		水田正安	本間水 間水項の数IU OL (主 公 貝)	
(21)出願番号	特顧平9 -313863	(71)出顧人	000005821 松下電器産業株式会社	
(22)出廣日	平成9年(1997)11月14日		大阪府門真市大字門真1006番地	
		(72)発明者	波邊 賢一	
			大阪府門真市大字門真1006番地 松下電器 産業株式会社内	
		(74)代理人	弁理士 早瀬 徳一	
		l		

(54) 【発明の名称】 半導体集積回路およびそのテスト方法

(57)【要約】

【課題】 同一ビット数のデータ入力で異なる容量のメモリセルを複数個内蔵した半導体集積回路のテストパターン数の削減とテスト容易化を実現する。

【解決手段】 アドレス検出回路11,12および最上位ビット信号13で最大容量メモリセル20のアドレスがメモリセル17ないし19に該当するか否かを判断し、出力データ選択回路14,15,16によりメモリセル17ないし19の出力データと最大容量メモリセル20の出力データを選択し出力する。書き込みデータ保持回路24ないし26とアドレス制御回路21ないし23ではアドレス検出回路11,12の出力および最上位ビット信号13にフラグ値"0"が立った場合にアドレス信号の固定と書き込みデータの保持を行うことで誤動作を抑制し、同一テストバターンでメモリセル17ないし20を一斉にテストする。



【特許請求の範囲】

【請求項1】 それぞれ同一ビット数のデータ入力を有 するとともに互いに異なる容量を有し、容量の大きい側 のアドレス領域が容量の小さい側のアドレス領域を含む ようにアドレスが設定された複数個のメモリと、

上記複数個のメモリのなかで最大の容量を有するメモリ に対し与えるアドレスがこれ以外のどのメモリのアドレ ス領域に該当するかを検出するアドレス検出手段と、

上記アドレス検出手段の制御により上記最大容量メモリ に対しデータの入力を許可し、該当しないメモリに対し データの入力を禁止するデータ入力制御手段と、

上記アドレス検出手段の制御により上記最大容量メモリ に対するアドレスがそのアドレス領域に該当するメモリ に対しアドレスの入力を許可し、該当しないメモリに対 しアドレスの入力を禁止するアドレス入力制御手段と、 上記アドレス検出手段の制御により上記最大容量メモリ に対するアドレスがそのアドレス領域に該当するメモリ に対しデータの出力を許可し、該当しないメモリに対し データの出力を禁止するデータ出力制御手段とを備えた 20 ことを特徴とする半導体集積回路。

【請求項2】 請求項1記載の半導体集積回路におい て、

上記アドレス検出手段は上記最大容量メモリに対するア ドレスのなかの上位ビットの信号を用いてその検出動作 を行うものであることを特徴とする半導体集積回路。

【請求項3】 請求項1記載の半導体集積回路におい て、

上記データ出力制御手段は、上記アドレス検出手段によ り検出された、上記最大容量メモリに対するアドレスが 30 そのアドレス領域に該当しないメモリに対し、その出力 データに代えて上記最大容量メモリが出力したデータを その出力データとして充当するものであることを特徴と する半導体集積回路。

【請求項4】 請求項1記載の半導体集積回路におい て、

上記アドレス入力制御手段は、上記アドレス検出手段に より検出された、上記最大容量メモリに対するアドレス がそのアドレス領域に該当しないメモリに対しそのアド レスが変化しないようにアドレスデータを保持するもの 40 であることを特徴とする半導体集積回路。

【請求項5】 請求項1記載の半導体集積回路におい て、

上記データ入力制御手段は、上記アドレス検出手段によ り検出された、上記最大容量メモリに対するアドレスが そのアドレス領域に該当しないメモリに対し、その書き 込みデータを保持するものであることを特徴とする半導 体集積回路。

【請求項6】 それぞれ同一ビット数のデータ入力を有 するとともに互いに異なる容量を有し、容量の大きい側 50

のアドレス領域が容量の小さい側のアドレス領域を含む ようにアドレスが設定された複数個のメモリと、

上記複数個のメモリのなかで最大の容量を有するメモリ に対し与えるアドレスがこれ以外のどのメモリのアドレ ス領域に該当するかを検出するアドレス検出手段と、

上記アドレス検出手段の制御により上記最大容量メモリ に対するアドレスがそのアドレス領域に該当するメモリ に対しデータの入力を許可し、該当しないメモリに対し データの入力を禁止するデータ入力制御手段と、

に対するアドレスがそのアドレス領域に該当するメモリ 10 上記アドレス検出手段の制御により上記最大容量メモリ に対するアドレスがそのアドレス領域に該当するメモリ に対しアドレスの入力を許可し、該当しないメモリに対 しアドレスの入力を禁止するアドレス入力制御手段と、 上記アドレス検出手段の制御により上記最大容量メモリ に対するアドレスがそのアドレス領域に該当するメモリ に対しデータの出力を許可し、該当しないメモリに対し データの出力を禁止するデータ出力制御手段とを備えた 半導体集積回路のテスト方法であって、

> 上記複数個のメモリのなかの最大容量メモリの全てのア ドレスの適否を判定しうるデータ量のテストパターン を、当該アドレスとともに上記複数個のメモリに順次書 き込み、

上記複数個のメモリから上記書き込まれたテストパター ンを順次読み出し、これらと期待値とを比較することに より、

上記複数個の全てのメモリを1回のテストパターンの書 き込みで同時にテストできるようにしたことを特徴とす る半導体集積回路のテスト方法。

【請求項7】 請求項6記載の半導体集積回路のテスト 方法において、

上記アドレス検出手段は上記最大容量メモリに対するア ドレスのなかの上位ビットの信号を用いてその検出動作 を行うものであることを特徴とする半導体集積回路のテ スト方法。

【請求項8】 請求項6記載の半導体集積回路のテスト 方法において、

上記データ出力制御手段は、上記アドレス検出手段によ り検出された、上記最大容量メモリに対するアドレスが そのアドレス領域に該当しないメモリに対し、その出力 データに代えて上記最大容量メモリが出力したデータを その出力データとして充当するものであることを特徴と する半導体集積回路のテスト方法。

【請求項9】 請求項6記載の半導体集積回路のテスト 方法において、

上記アドレス入力制御手段は、上記アドレス検出手段に より検出された、上記最大容量メモリに対するアドレス がそのアドレス領域に該当しないメモリに対しそのアド レスが変化しないようにアドレスデータを保持するもの であることを特徴とする半導体集積回路のテスト方法。

【請求項10】 請求項6記載の半導体集積回路のテス

ト方法において、

上記データ入力制御手段は、上記アドレス検出手段によ り検出された、上記最大容量メモリに対するアドレスが そのアドレス領域に該当しないメモリに対し、その書き 込みデータを保持するものであることを特徴とする半導 体集積回路のテスト方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体集積回路 およびそのテスト方法に関し、特にそのテストの容易化 10 を可能にする, テスト容易化設計を施したもの、および そのテスト容易化設計が施された半導体集積回路におけ るテスト方法に関するものである。

[0002]

【従来の技術】近年、半導体プロセスの微細化が進み、 半導体集積回路の高集積化、機能の多様化、高付加価値 化が進められているが、かかる半導体集積回路の高集積 化、機能の多様化、高付加価値化に合わせて、LSIの 容易化設計を実施する必要性が高まっている。

された、さまざまな容量を有する複数のメモリエリアの 動作を確認する場合においては、1チップレベルで動作 確認する場合、殆どはタイミング検証と簡単なテストパ ターンにて動作、配線接続チェックを行うようにしてい た。

【0004】即ち、1チップに内蔵されるメモリエリア の動作確認を行う場合、まず最初の数十ワードのみに対 しデータを書き込んで確認を行うようにしており、この ようなパターンでは、全てのワード線やビット線のショ ートの確認ができず、故障検出の面からは故障検出率が 30 低く、故障確認及び動作確認においても十分ではない。 このため、設計者の側で全てのメモリエリアに対しこれ をテストできるテストパターンを作成する必要があっ

【0005】即ち、メモリセルの動作故障確認について は、書き込んだデータに対しこれが正常に出力される か、または使用書に記載している保持時間に対し、読み 出すデータの内容に相違がないかで故障確認を行う。従 って、本来はテストパターンを用いて全てのワード、ビ ットを動作確認できるパターンであることが必須であ る.

【0006】基本的には、それぞれのアドレスに"0" を書き込んだ場合に"0"を出力するか、"1"を書き 込んだ場合に"1"を出力するか、データ保持時間が仕 様書に記載されている時間で記憶内容が変わらないかで メモリエリアの基本的な動作を確認する。あわせて、製 造上の欠陥の一つであるビット線、ワード線のショート による誤動作故障確認も行えるテストパターンが必要で ある。

【0007】また、単体テストモードがある場合は、同 50 出力データとして充当するものとしたものである。

一タイプのメモリエリアは一つにまとめるか、複数個の メモリーセルを一つのテストブロックとしてまとめるテ

スト回路構成でシミュレーションやテストを行っている が、異なるビット数、容量のメモリエリアのテスト回路 は各メモリーエリア毎に設定され、テストパターンはそ のメモリーエリア毎に生成しなければならない。このた め、単体メモリテストモード、テストパターン数の増加 によるシミュレーション工数やLSIテスタでのテスト

時間の増加を招いていた。

【発明が解決しようとする課題】この発明は、上記のよ うな従来の半導体集積回路における問題点を解決するた めになされたもので、同一のテストパターンで、高機能 化されたLSIチップのテストを短時間に行える、テス ト容易化設計がなされた半導体集積回路およびそのテス ト方法を提供することを目的とする。

[0009]

[0008]

【課題を解決するための手段】本願の請求項1の発明に 係る半導体集積回路は、それぞれ同一ビット数のデータ 【0003】しかしながら、従来、単一のLSIに内蔵 20 入力を有するとともに互いに異なる容量を有し、容量の 大きい側のアドレス領域が容量の小さい側のアドレス領 域を含むようにアドレスが設定された複数個のメモリ と、上記複数個のメモリのなかで最大の容量を有するメ モリに対し与えるアドレスがこれ以外のどのメモリのア ドレス領域に該当するかを検出するアドレス検出手段 と、上記アドレス検出手段の制御により上記最大容量メ モリに対するアドレスがそのアドレス領域に該当するメ モリに対しデータの入力を許可し、該当しないメモリに 対しデータの入力を禁止するデータ入力制御手段と、上 記アドレス検出手段の制御により上記最大容量メモリに 対するアドレスがそのアドレス領域に該当するメモリに 対しアドレスの入力を許可し、該当しないメモリに対し アドレスの入力を禁止するアドレス入力制御手段と、上 記アドレス検出手段の制御により上記最大容量メモリに 対するアドレスがそのアドレス領域に該当するメモリに 対しデータの出力を許可し、該当しないメモリに対しデ ータの出力を禁止するデータ出力制御手段とを備えるよ うにしたものである。

> 【0010】また、本願の請求項2の発明に係る半導体 集積回路は、請求項1の半導体集積回路において、上記 アドレス検出手段を上記最大容量メモリに対するアドレ スのなかの上位ビットの信号を用いてその検出動作を行 うものとしたものである。

【0011】また、本願の請求項3の発明に係る半導体 集積回路は、請求項1の半導体集積回路において、上記 データ出力制御手段を、上記アドレス検出手段により検 出された、上記最大容量メモリに対するアドレスがその アドレス領域に該当しないメモリに対し、その出力デー 夕に代えて上記最大容量メモリが出力したデータをその

【0012】また、本願の請求項4の発明に係る半導体 集積回路は、請求項1の半導体集積回路において、上記 アドレス入力制御手段を、上記アドレス検出手段により 検出された、上記最大容量メモリに対するアドレスがそ のアドレス領域に該当しないメモリに対しそのアドレス が変化しないようにアドレスデータを保持するものとし たものである。

【0013】また、本願の請求項5の発明に係る半導体 集積回路は、請求項1の半導体集積回路において、上記 データ入力制御手段を、上記アドレス検出手段により検 10 出された、上記最大容量メモリに対するアドレスがその アドレス領域に該当しないメモリに対し、その書き込み データを保持するものとしたものである。

【0014】また、本願の請求項6の発明に係る半導体 集積回路のテスト方法は、それぞれ同一ビット数のデー タ入力を有するとともに互いに異なる容量を有し、容量 の大きい側のアドレス領域が容量の小さい側のアドレス 領域を含むようにアドレスが設定された複数個のメモリ と、上記複数個のメモリのなかで最大の容量を有するメ モリに対し与えるアドレスがこれ以外のどのメモリのア 20 ドレス領域に該当するかを検出するアドレス検出手段 と、上記アドレス検出手段の制御により上記最大容量メ モリに対するアドレスがそのアドレス領域に該当するメ モリに対しデータの入力を許可し、該当しないメモリに 対しデータの入力を禁止するデータ入力制御手段と、上 記アドレス検出手段の制御により上記最大容量メモリに 対するアドレスがそのアドレス領域に該当するメモリに 対しアドレスの入力を許可し、該当しないメモリに対し アドレスの入力を禁止するアドレス入力制御手段と、上 記アドレス検出手段の制御により上記最大容量メモリに 30 対するアドレスがそのアドレス領域に該当するメモリに 対しデータの出力を許可し、該当しないメモリに対しデ ータの出力を禁止するデータ出力制御手段とを備えた半 導体集積回路のテスト方法であって、上記複数個のメモ リのなかの最大容量メモリの全てのアドレスの適否を判 定しうるデータ量のテストパターンを、当該アドレスと ともに上記複数個のメモリに順次書き込み、上記複数個 のメモリから上記書き込まれたテストパターンを順次説 み出し、これらと期待値とを比較することにより、上記 複数個の全てのメモリを1回のテストパターンの書き込 40 みで同時にテストできるようにしたものである。

【0015】また、本願の請求項7の発明に係る半導体 集積回路のテスト方法は、請求項6の半導体集積回路の テスト方法において、上記アドレス検出手段を上記最大 容量メモリに対するアドレスのなかの上位ビットの信号 を用いてその検出動作を行うものとしたものである。

【0016】また、本願の請求項8の発明に係る半導体 集積回路のテスト方法は、請求項6の半導体集積回路の テスト方法において、上記データ出力制御手段を、上記

リに対するアドレスがそのアドレス領域に該当しないメ モリに対し、その出力データに代えて上記最大容量メモ リが出力したデータをその出力データとして充当するよ うにしたものである。

6

【0017】また、本願の請求項9の発明に係る半導体 集稽回路のテスト方法は、請求項6の半導体集積回路の テスト方法において、上記アドレス入力制御手段を、上 記アドレス検出手段により検出された、上記最大容量メ モリに対するアドレスがそのアドレス領域に該当しない メモリに対しそのアドレスが変化しないようにアドレス データを保持するものとしたものである。

【0018】また、本願の請求項10の発明に係る半導 体集積回路のテスト方法は、請求項6の半導体集積回路 のテスト方法において、上記データ入力制御手段を、上 記アドレス検出手段により検出された、上記最大容量メ モリに対するアドレスがそのアドレス領域に該当しない メモリに対し、その書き込みデータを保持するものとし たものである。

[.0.01.91

【発明の実施の形態】本願発明に係る半導体集積回路 は、LSIに組み込まれる、同一ビット数で容量が相異 なるメモリエリアに対してテスト容易化設計を施すこと でテストパターン数の削減を図り、LSIテスタでの同 時期定を可能とし、かつテスト時間の短縮をも実現でき るようにしたものである。以下、本発明の実施の形態に ついて、図面を参照しながら説明する。

【0020】実施の形態1.この実施の形態1は、ビッ ト幅が同一で容量が相異なる複数のメモリ領域としての メモリマクロセル(以下では、単にメモリセルと称す) に対し、最も大きい容量のメモリセルとそれ以外のメモ リセルの書き込みデータとでアドレス信号を共通にし、 最大の容量を持つメモリセルのアドレス信号を用いて、 他のメモリセルに書き込み可能な領域が存在するか否か を検出し、出力データを制御することにより、各メモリ セルからテストパターンを読み出し、この読み出したテ ストパターンと期待値を比較することにより、同一のテ ストパターンで複数のメモリセルを同時にテストできる ため、テストの容易化とテストパターンの削減とを同時 に実現できるものである。

【0021】図1は本発明の実施の形態1における半導 体集積回路の構成を示したものである。 図1 において、 17, 18, 19, 20は同一のLSIに内蔵されたメ モリセルであり、図1ではその一例として、20ビット 幅で、それぞれ、64ワード、128ワード、256ワ ード,512ワードのものを示している。11,12は 最大容量を有するメモリセル20のアドレス信号がメモ リセル17, 18のアドレス内に該当するか否かを検出 するアドレス検出回路(アドレス検出手段)であり、そ れぞれ例えば3入力NOR回路,2入力NOR回路によ アドレス検出手段により検出された、上記最大容量メモ 50 り構成されている。S1,S2はこのアドレス検出回路

11, 12から出力される、負論理のアドレス検出信号 である。13は最大容量を有するメモリセル20のアド レス信号がメモリセル19のアドレス空間内のアドレス に該当するか否かを示す、正論理のアドレス検出信号で ある。24,25,26は最大容量を有するメモリセル 20のアドレス信号がそれぞれメモリセル17,18, 19のアドレス空間内のアドレスに該当するか否かでデ ータ入力ノード101からの書き込みデータをスルーで 通過させるか保持するかを切り替えて実行する書き込み データ保持回路(データ入力制御手段)であり、データ 10 保持回路26のみ制御信号としてのアドレス検出信号1 3を負論理で受けている。21,22,23は最大容量 を有するメモリセル20のアドレス信号がそれぞれメモ リセル17,18,19のアドレス内に該当するか否か でアドレス入力ノード102からのアドレスデータをス ルーで通過させるか保持するかを制御するアドレス制御 回路 (アドレス入力制御手段)であり、アドレス制御回 路23のみ制御信号としてのアドレス検出信号13を負 論理で受けている。14、15、16はメモリテスト時 の出力データを制御する出力データ選択回路(データ出 20 力制御手段) であり、制御信号 (フラグ値) としてのア ドレス検出信号S1, S2, 13の値が "0" レベルか "1"レベルかに応じて図中"0"を付した側の入力か "1"を付した側の入力のいずれかを選択し、最大容量 を有するメモリセル20のアドレス信号がそれぞれメモ リセル17,18,19のアドレス内に該当する場合、 メモリセル17, 18, 19の出力データをそれぞれ選 択し、メモリセル17,18,19のアドレス内に該当 しなくなった場合、これに代えて最大容量を有するメモ リセル20の出力データを選択し、これをメモリセル1 30 7, 18, 19の出力データとして出力する。

【0022】図2は本発明の実施の形態1における半導体集積回路に内蔵されたメモリセルにテストパターンが書き込まれてゆく様子を示したものである。また、図3は本発明の実施の形態1における半導体集積回路に内蔵されたメモリセルにテストパターンが読み書きされる際の制御信号の変化を示したものであり、メモリセル19に対しても、メモリセル17、18と同様なタイミングとなるので、メモリセル17、18についてのみこれを示す。

【0023】以下では、図1の半導体集積回路に対しテストパターンを書き込む際の動作について図2および図3を参照しながら説明する。図1のデータ入力ノード101およびアドレス入力ノード102には、図示しないテスタから、メモリセル17、18、19、20の中で最大容量を有するメモリセル20の容量に合致するデータサイズを有するテストパターンがこれに対応してアドレス000H(Hは16進数を表す)から順次増加するアドレス信号(この例では9ビット)とともに入力されている。

8

【0024】図2(a)の状態では図1のデータ入力ノ ード101からのテストパターンが各メモリセル17, 18, 19, 20に対し共通に順次書き込まれている。 そして、 図2 (b) に示すように、 アドレスが03FB に達すると、最小の容量を有するメモリセル17の全て のアドレスには該当するテストパターンが書き込まれて いる。 図1のアドレス検出回路11はメモリセル20の アドレス信号9ビットのうちの上位3ビット (add [n-2], [n-1], [n]) の少なくとも1つが"1" レ ベルになった場合に、メモリセル17用のアドレス検出 信号S1を"0"レベル(ロウ アクティブ)にするよ うに設定されているため、図2(c)に示すように、0 3 F II の状態からさらにアドレスが増加して、アドレス 信号9ビットのうちの第7ビット(add [n-2])が "1" レベルになると、図3に示すように、アドレス検 出信号S1を"0"レベルにする。このアドレス検出信 号S1が "0" レベルになることにより、図1のアドレ ス制御回路21や書き込みデータ制御回路24がメモリ セル17に入力されるアドレス信号やテストパターンを 保持するため、メモリセル17は、もはや自分のアドレ ス外のアドレスに対応するテストパターンによってその 内容が書き換えられてしまうことが防止される。

【0025】また、図1のアドレス検出回路12はメモリセル20のアドレス信号9ビットのうちの上位2ビット(add [n-1], [n])の少なくとも1つが"1"レベルになった場合に、メモリセル18用のアドレス検出信号S2を"0"レベル(ロウアクティブ)にするように設定されているが、この図2(c)の状態では、アドレス信号9ビットのうちの上位2ビット(add [n-1], [n])がいずれも"1"レベルにならないために、アドレス検出回路12はメモリセル18用のアドレス検出信号S2を"0"レベル(ロウアクティブ)にすることはない。

【0026】図1のアドレス制御回路22や書き込みデータ制御回路25はデータ切り換え信号S2が"0"レベルになることにより、メモリセル18に入力されるアドレスやテストパターンを保持するが、この図2(c)の状態では、アドレス検出信号S2が"0"レベルにならないため、図1のアドレス制御回路22や書き込みデータ制御回路25がアドレス信号やテストパターンを保持することはなく、このため、メモリセル18にはアドレス信号やテストパターンがスルーで入力される。【0027】また、アドレス検出信号13は、アドレス信号9ビットのうちの上位1ビット(add [n])をそのまま用いているが、図2(c)の状態では、これも

【0028】図1のアドレス制御回路23や書き込みデータ制御回路26はこのアドレス検出信号13が"1"レベルになることにより、メモリセル19に入力される50 アドレスやテストパターンを保持するが、この図2

"1"レベルにはならない。

(c)の状態では、アドレス検出信号13が"1"レベルにならないため、図1のアドレス制御回路23や書き込みデータ制御回路26がアドレス信号やテストパターンを保持することはなく、メモリセル19にはアドレス信号やテストパターンがスルーで入力される。

【0029】このため、図2(c)の状態では、アドレス信号が03Fョから増加するに従ってメモリセル18,19,20には対応するテストパターンが順次書き込まれるが、メモリセル17については、既に全てのアドレスへのテストパターンの書き込みが終了しているた10め、書き込み禁止状態とされ、誤ったアドレスのテストパターンが書き込まれるのが防止される。

【0030】そして、さらにアドレスが増加し、図2(d)に示すように、アドレスが07Fmに達すると、2番目に小さな容量を有するメモリセル18の全てのアドレスには、該当するテストパターンが書き込まれている。

【0031】その後アドレスが順次増加し、図2(e)に示すように、アドレス信号が07Fmを越えて0FFmに達するまでは、アドレス信号9ビットの第8ビット 20(add [n-1])が"1"レベルになるため、アドレス検出回路11,12は、メモリセル 17,18を書き込み禁止状態する。この図2(e)の状態では、アドレス信号 9ビットの最上位ビット(add [n])は"1"レベルにはならないために、メモリセル19は書き込み禁止状態にはならない。このため、図2(e)の状態では、アドレスが増加するに従って、メモリセル19,20へのテストパターンの書き込みが進行している。

【0032】そして、さらにアドレスが増加し、図2 (f)に示すように、アドレスが0FFmに達すると、 2番目に大きな容量を有するメモリセル19の全てのアドレスには、該当するテストパターンが書き込まれている。

【0033】その後アドレスが順次増加し、図2(g)に示すように、アドレス信号が0FFmを越えると、アドレス信号9ビットのうちの上位1ビット(add [n])が"1"レベルになるため、アドレス検出回路11、12およびアドレス検出信号13は、メモリセル17、18および19を書き込み禁止状態とする。このた40め、図2(g)の状態では、アドレスが増加するに従って、メモリセル20のみテストパターンの書き込みが進行している。

【0034】そして、アドレスがさらに増加し、図2 (h)に示すように、アドレス信号が1FFmに達すると、最大容量を有するメモリセル20の全てのアドレスには、該当するテストパターンが書き込まれるが、その過程で、他のメモリセル17,18,19の全領域にもこれと同一のテストパターンがそれぞれの容量に相当する分、既に書き込まれている。

10

【0035】従って、最大容量を有するメモリセルに対しテストパターンを1回書き込むだけで、他の全てのメモリセルに対してもテストパターンの書き込みが完了するため、テストパターンの節約と、テスト時間の短縮等のテスト容易化を同時に実現できる。

【0036】次に、このようにしてテストパターンが書き込まれた図1の半導体集積回路からテストパターンを読み出す際の動作について図3および図4を参照しながら説明する。図4は本発明の実施の形態1における半導体集積回路に内蔵されたメモリセルからテストパターンが読み出されてゆく様子を示したものである。

【0037】図1のアドレス入力ノード102には、図 示しないテスタから、メモリセル17,18,19,2 0のうち最大容量を有するメモリセル20の容量に合わ せたアドレス信号がアドレス〇〇〇mから順次入力され ている。 図4 (a) の状態ではこのアドレス信号の増加 に伴って各メモリセル17,18,19,20に記憶さ れたテストパターンが各メモリセル17,18,19, 20から順次読み出されている。この時、アドレス信号 は000% から03F% の範囲内にあるので、アドレス 信号9ビットのうちの上位3ビット (add [n-2], [n-1], [n])はいずれも"0"レベルである。こ のためアドレス検出回路11,12はいずれもデータ切 り換え信号S1、S2として"1"レベルを出力し、ア ドレス検出信号13は"0"レベルになる。これによ り、出力データ選択回路14,15,16はいずれも対 応するメモリセル17、18、19から読み出されたテ ストパターンを選択する。これら選択されたデータはメ モリセル20から読み出されたテストパターンとともに 30 それぞれデータ出力ノード201,202,203,2 04を介してテスタに出力され、このテスタにおいてそ れぞれ期待値と比較されることにより、各メモリセル1 7.18.19.20の良否が判定される。

【0038】次に、図4(b)に示すように、アドレスが03Fil、に達すると、最小の容量を有するメモリセル17の全てのアドレスからテストパターンが読み出されている。

【0039】図1のアドレス検出回路11はメモリセル20のアドレス信号9ビットのうちの上位3ビット(ad 40 d [n-2], [n-1], [n])の少なくとも1つが"1"レベルになった場合に、メモリセル17用のアドレス検出信号S1を発生するように設定されているため、図4(c)に示すように、図4(b)の状態からさらにアドレスが増加して、アドレス信号9ビットのうちの第7ビット(add [n-2])が"1"レベルになると、図3に示すように、アドレス検出信号S1が"0"レベルになる。このアドレス検出信号S1が"0"レベルになることにより、図1のアドレス制御回路21はメモリセル17に入力されるアドレスを固定し、また、出50 カデータ選択回路14はメモリセル17からの出力に代

えてメモリセル20から読み出されるテストパターンを 選択する。 このため、メモリセル17は、もはや自分の アドレス外のアドレスによってその内容が不用意に読み 出されてしまうのが防止される。

【0040】そして、この図4(c)の状態では、図1 のアドレス検出回路12はアドレス信号9ビットのうち の上位2ビット (add [n-1], [n]) がいずれも "1" レベルにはならないために、メモリセル18用の アドレス検出信号S2を発生することはない。このた ・め、図1のアドレス制御回路22がメモリセル18に入 10 力されるアドレスを固定することはなく、メモリセル1 8にはテスタからのアドレス信号がスルーで入力され る。また、出力データ選択回路15もメモリセル18か らの出力を選択したままである。

【0041】また、既に述べたように、アドレス検出信 号13は、アドレス信号9ビットのうちの上位1ビット (add [n])をそのまま用いているが、図4図(c) の状態では、これも"1"レベルにはならないために、 図1のアドレス制御回路23がメモリセル1.9に入力さ ... れるアドレスを固定することはなく、メモリセル19に 20 はテスタからのアドレス信号がスルーで入力される。ま た、出力データ選択回路16もメモリセル19からの出 力を選択したままである。

【0042】このため、図4(c)の状態では、アドレ ス信号が03Fェから増加するに従ってメモリセル1 8.19.20から対応するテストパターンが順次読み 出され、これらがテスタで判定されるが、メモリセル1 7に関しては、既に全てのアドレスからのテストパター ンの読み出しが終了しているため、読み出し禁止状態と され、誤ったアドレス信号によりテストパターンが読み 30 域から、該当するテストパターンが読み出されている。 出されるのが防止される。そして、このメモリセル17 が読み出し禁止状態となる代わりに、メモリセル20か ら読み出されたテストパターンが本来のメモリセル17 からのテストパターンの代わりに充当され、これがデー タ出力ノード201から出力される。 テスタはこのメモ リセル17用のデータ出力ノード201から出力される 充当テストパターンのテストを実行してもしなくてもよ いが、実行する場合は、最大容量を有するメモリセル2 0のテストを2通りの経路で同時に実行することができ

【0043】そして、さらにアドレスが増加し、図4 (d) に示すように、アドレスが07Fm に達すると、 2番目に小さな容量を有するメモリセル18の全てのア ドレスからテストパターンが読み出されている。

【0044】その後さらにアドレスが順次増加し、図4 (e) に示すように、アドレス信号が07Fn を越えて OFF_B に達するまでは、アドレス信号9ビットの第8 ビット (add [n-1]) が "1" レベルになるため、ア ドレス検出回路11,12は、メモリセル17,18を 読み出し禁止状態にする。また、このときメモリセル1 50 この過程で、メモリセル20から読み出されたテストバ

12

7,18用の出力データ選択回路14,15はともに、 メモリセル17、18からの出力に代えてメモリセル2 0から読み出されるテストパターンを選択する。このた め、メモリセル17.18は、もはや自分のアドレス外 のアドレスによってその内容が不用意に読み出されてし まうのが防止される。

【0045】また、この図4(e)の状態では、アドレ ス信号9ビットの最上位ビット (add [n])は"1" レベルにはならないために、メモリセル19は読み出し 禁止状態にはならない。このため、図4 (e)の状態で は、アドレス信号がO7Faから増加するに従ってメモ リセル19、20から対応するテストパターンが順次読 み出され、これらがテスタで判定されるが、メモリセル 17, 18に関しては、既に全てのアドレスからのテス トパターンの読み出しが終了しているため、読み出し禁 止状態とされ、誤ったアドレス信号によりテストパター ンが読み出されるのが防止される。そして、メモリセル 17, 18が読み出し禁止状態となる代わりに、メモリ セル20から読み出されたテストパターンが本来のメモ リセル17、18からのテストパターンの代わりに充当 され、これがデータ出力ノード201,202から出力 される。テスタはこのメモリセル17,18用のデータ 出力ノード201,202から出力される充当テストパ ターンのテストを実行してもしなくてもよいが、実行す る場合は、最大容量を有するメモリセル20のテストを 3通りの経路で同時に実行することができる。

【0046】そして、さらにアドレスが増加し、図4図 (f)に示すように、アドレスがOFFaに達すると、 2番目に大きな容量を有するメモリセル19の全ての領 【0047】その後アドレスが順次増加し、図4(g) に示すように、アドレス信号がOFFI を越えると、ア ドレス信号9ビットのうちの上位1ビット (add [n])が"1"レベルになるため、アドレス検出回路1 1,12およびアドレス検出信号13は、メモリセル 17,18および19を読み出し禁止状態とする。ま た、このときメモリセル17,18,19用の出力デー 夕選択回路14,15,16はともに、メモリセル1 7, 18, 19からの出力に代えてメモリセル20から 読み出されるテストパターンを選択する。このため、 メモリセル17, 18, 19は、もはや自分のアドレス 外のアドレスによってその内容が不用意に読み出されて しまうのが防止される。このため、図4(g)の状態で は、アドレスが増加するに従って、メモリセル20のみ テストパターンの読み出しが進行している。

【0048】そして、アドレスがさらに増加し、図4 (h) に示すように、アドレス信号が1FFn に達する と、最大容量を有するメモリセル20の全てのアドレス から、該当するテストパターンが読み出されているが、

ターンが他のメモリセル17,18,19の読み出しデ ータの代わりに充当され、これがデータ出力ノード20 1,202,203から出力される。テスタはこのメモ リセル17、18、19用のデータ出力ノード201、 202, 203から出力される充当テストパターンのテ ストを実行してもしなくてもよいが、実行する場合は、 最大容量を有するメモリセル20のテストを4通りの経 路で同時に実行することができる。

【0049】 このように、本実施の形態 1 によれば、始 点アドレス (最下位アドレス) が同一で、それぞれが連 10 続するアドレスを有し、かつ容量が2倍ずつ増加する4 つのメモリエリアに対し、同一のアドレスを最下位アド レスから順次与えて、各メモリエリアに同一のテストパ ターンを順次書き込んでゆき、アドレスが最小の容量を 有するメモリエリアの最上位アドレスに達した時点で、 まず、当該最小容量メモリエリアへの書き込みを中止 し、そのメモリエリアに書き込まれたテストパターンを 保護し、他の3つのメモリエリアについてはテストパタ ーン書き込みを継続するが、次に最上位アドレスに達し たメモリエリアに対し、同様に書き込みを中止し、以 後、同様にして、順次書き込みを中止し、各メモリエリ アに書き込まれたテストパターンを保護し、各メモリエ リアに書き込まれたテストパターンを読み出す際にも、 4つのメモリエリアに対し、同一のアドレスを最下位ア ドレスから順次与えて、各メモリエリアから同一のテス トパターンを順次読み出してゆき、アドレスが最小の容 量を有するメモリエリアの最上位アドレスに達した時点 で、まず、当該最小容量メモリエリアからの読み出しを 中止し、当該最小容量メモリエリアからのデータに代え て、最大容量メモリエリアからのデータを最小容量メモ 30 リエリアからのデータとして出力し、以後、同様にし て、他のメモリエリアからの読み出しを順次中止し、各 メモリエリアからのデータに代えて、最大容量メモリエ リアからのデータを各メモリエリアからのデータとして 出力するようにしたので、同一のテストパターンで、メ モリ容量が相異なる複数のメモリエリアを同時にかつ短 時間のうちにテストすることが可能となり、最も大きな 容量のメモリセル用のテストパターンを生成することに より、テストを少ないパターン数で行うことができ、シ ミュレーション工数の削減やLSIテスタでの一括測定 40 によるテスト時間短縮が可能となる。

【0050】実施の形態2. この実施の形態2はWE信 号を制御することにより、最大容量を有するメモリセル 以外のメモリセルへのデータの書き込み禁止を行うよう にしたものである。図5は本発明の実施の形態2におけ る半導体集積回路の構成を示したものである。同図にお いて、30,31,32,33は同一のLSIに内蔵さ れたメモリセルであり、図5ではその一例として、20 ビット幅で、それぞれ、64ワード、128ワード、2 56ワード, 512ワードのものを示している。WEは 50 に対応してアドレス000m (Hは16進数を表す)か

14

これらメモリセル30、31、32、33をデータの書 き込み可能状態とするか否かを制御するための書き込み イネーブル信号、110は各メモリセル30,31,3 2,33に対し書き込みイネーブル信号WEを入力する ためのWE入力ノード、111は各メモリセル30,3 1,32,33に対し出力イネーブル信号OEを入力す るためのOE入力ノード、27, 28, 29は実施の形 態1の書き込みデータ保持回路24,25,26に代え て設けられた書き込みイネーブル制御回路であり、アド レス検出信号S1, S2, 13に応じて、メモリセル3 0,31,32に対し書き込みイネーブル信号WEを通 過させるか否かを制御する。また、37,38,39は 出力イネーブル制御回路であり、アドレス検出信号S 1, S2, 13に応じて、メモリセル30, 31, 32 に対し出力イネーブル信号OEを通過させるか否かを制

【0051】ここで実施の形態1と異なるのは、書き込 みイネーブル信号WEを制御することにより、各メモリ セルに異なる入力データを書き込まないようにしたこと である。 20

【0052】この様に構成することにより、書き込みイー ネーブル信号WEが入力されているメモリセルについて は、書き込みイネーブル信号WEがイネーブルにならな いようにアドレス検出信号S1、S2、13で書き込み イネーブル信号WEを制御することができ、メモリセル 30,31,32のアドレス外に相当するデータについ てはこれを書き込まないようにすることができる。その 他の動作については実施の形態1と同様である。

【0053】以下にこの実施の形態2の動作について詳 述する。まず、図5の半導体集積回路に対しテストパタ ーンを書き込む際の動作について図2および図6を参照 しながら説明する。

【0054】図6は本発明の実施の形態2における半導 体集積回路に内蔵されたメモリセルにテストパターンが 書き込まれる際の制御信号の変化を示したものであり、 メモリセル32に対しても、メモリセル30,31と同 様なタイミングとなるので、メモリセル30,31につ いてのみこれを示す。

【0055】また、図7は本発明の実施の形態2におけ る半導体集積回路に内蔵されたメモリセルからテストパ ターンが読み出される際の制御信号の変化を示したもの であり、メモリセル32に対しても、メモリセル30. 31と同様なタイミングとなるので、メモリセル30, 31についてのみこれを示す。

【0056】図5のデータ入力ノード101, アドレス 入力ノード102およびWE入力ノード110には、図 示しないテスタから、メモリセル30,31,32,3 3の中で最大容量を有するメモリセル33の容量に合致 するデータサイズを有するテストパターンデータがこれ

ら順次増加するアドレス信号(この例では9ビット)および書き込みイネーブル信号WEとともに入力されている。

【0057】図2(a)の状態では図1のデータ入力ノード101から同一のテストパターンが各メモリセル30、31、32、33に対し順次書き込まれている。そして、図2(b)に示すように、アドレスが03F%に達すると、最小の容量を有するメモリセル30の全てのアドレスには該当するテストパターンが書き込まれている。図5のアドレス検出回路11はメモリセル33のア10ドレス信号9ビットのうちの上位3ビット(add [n-2], [n-1], [n])の少なくとも1つが"1"レベルになった場合に、メモリセル30用のアドレス検出信号S1を"0"レベル(ロウアクティブ)にするように設定されているため、図2(c)に示すように、03F%の状態からさらにアドレスが増加して、アドレス信号9ビットのうちの第7ビット(add [n-2])が

"1"レベルになると、図3に示すように、アドレス検出信号S1が"0"レベルになる。このアドレス検出信号S1が"0"レベルになることにより、図5のアドレ 20 ス制御回路21や書き込みイネーブル制御回路27がメモリセル30に入力されるアドレスや書き込みイネーブル信号WEを保持するため、メモリセル30は、もはや自分のアドレス外のアドレスに対応するテストパターンによってその内容が書き換えられてしまうことが防止される。

【0058】また、図5のアドレス検出回路12はメモリセル33のアドレス信号9ビットのうちの上位2ビット(add [n-1], [n])の少なくとも1つが"1"レベルになった場合に、メモリセル31用のアドレス検 30出信号S2を"0"レベル(ロウアクティブ)にするように設定されているが、この図2(c)の状態では、アドレス信号9ビットのうちの上位2ビット(add [n-1], [n])がいずれも"1"レベルにならないために、アドレス検出回路12はメモリセル31用のアドレス検出信号S2を"0"レベル(ロウアクティブ)にすることはない。

【0059】図5のアドレス制御回路22や書き込みイネーブル制御回路28はデータ切り換え信号S2が "0"レベルになることにより、メモリセル31に入力 40されるアドレスやテストパターンを保持するが、この図2(c)の状態では、アドレス検出信号S2が "0"レベルにならないため、図5のアドレス制御回路22や書き込みイネーブル制御回路28がアドレス信号やテストパターンを保持することはなく、メモリセル31にはアドレス信号やテストパターンがスルーで入力される。【0060】また、アドレス検出信号13は、アドレス信号9ビットのうちの上位1ビット(add [n])をそのまま用いているが、図2(c)の状態では、これも "1"レベルにはならない。 50

16

【0061】図5のアドレス制御回路23や書き込みイネーブル制御回路29はこのアドレス検出信号13が"1"レベルになることにより、メモリセル19に入力されるアドレスやテストパターンを保持するが、この図2(c)の状態では、アドレス検出信号13が"1"レベルにならないため、図5のアドレス制御回路23や書き込みイネーブル制御回路29がアドレス信号やテストパターンを保持することはなく、メモリセル32にはアドレス信号やテストパターンがスルーで入力される。【0062】このため、図2(c)の状態では、アドレス信号が03Fョから増加するに従ってメモリセル31、32、33には対応するテストパターンが順次書き込まれるが、メモリセル30については、既に全てのア

【0063】そして、さらにアドレスが増加し、図2(d)に示すように、アドレスが07Fmに達すると、2番目に小さな容量を有するメモリセル31の全てのアドレスには、該当するテストパターンが書き込まれてい

ドレスへのテストパターンの書き込みが終了しているた

め、書き込み禁止状態とされ、誤ったアドレスのテスト

パターンが書き込まれるのが防止される。

【0064】その後アドレスが順次増加し、図2(e) に示すように、アドレス信号が07Fg を越えて0FF в に達するまでは、アドレス信号9ビットの第8ビット (add [n-1]) が "1" レベルになるため、アドレス 検出回路11,12は、メモリセル30,31を書き込 み禁止状態する。この図2(e)の状態では、アドレス 信号9ビットの最上位ビット (add [n]) は"1" レ ベルにはならないために、メモリセル32は書き込み禁 止状態にはならない。このため、図2(e)の状態で は、アドレスが増加するに従って、メモリセル32,3 3へのテストパターンの書き込みが進行している。 【0065】そして、さらにアドレスが増加し、図2 (f)に示すように、アドレスがOFFmに達すると、 2番目に大きな容量を有するメモリセル32の全領域 に、該当するテストパターンが書き込まれている。 【0066】その後アドレスが順次増加し、図2(g) に示すように、アドレス信号がOFFI を越えると、ア ドレス信号 9 ビットのうちの上位 1 ビット (add [n])が"1"レベルになるため、アドレス検出回路1 1, 12およびアドレス検出信号13は、メモリセル3 0,31および32を書き込み禁止状態とする。このた め、図2(g)の状態では、アドレスが増加するに従っ て、メモリセル33のみテストパターンの書き込みが進 行している。

【0067】そして、アドレスがさらに増加し、図2 (h)に示すように、アドレス信号が1FFmに達する と、最大容量を有するメモリセル33の全てのアドレス には、該当するテストパターンが書き込まれているが、 50 その過程で、他のメモリセル30,31,32の全領域 にもこれと同一のテストパターンがそれぞれの容量に相当する分、既に書き込まれている。

【0068】従って、最大容量を有するメモリセルに対しテストパターンを1回書き込むだけで、全てのメモリセルに対してもテストパターンの書き込みが完了するため、テストパターンの節約と、テスト時間の短縮等のテスト容易化を同時に実現できる。

【0069】次に、このようにしてテストパターンが書 メモリセル き込まれた図5の半導体集積回路からテストパターンを によってそ 読み出す際の動作について図4および図7を参照しなが 10 止される。 ら説明する。 【0072

【0070】 図5のアドレス入力ノード102および0 E入力ノード111には、図示しないテスタから、メモ リセル30,31,32,33のうち最大容量を有する メモリセル33の容量に合わせたアドレス信号がアドレ ス〇〇〇m から順次増加するアドレス信号 (この例では 9ビット) および出力イネーブル信号〇Eとともに順次 入力されている。 図4 (a) の状態ではこのアドレス信 号の増加に伴って各メモリセル30、31、32、33 に記憶されたテストパターンが各メモリセル30、3 1,32,33から順次読み出されている。この時、ア ドレス信号は000 から03F の範囲内にあるの で、アドレス信号9ビットのうちの上位3ビット(add [n-2]. [n-1]. [n])はいずれも"0"レベル である。このためアドレス検出回路11,12はいずれ もデータ切り換え信号S1, S2として"1"レベルを 出力し、アドレス検出信号13は"0"レベルになる。 これにより、出力イネーブル制御回路37,38,39 はメモリセル30、31、32への出力イネーブル信号 はいずれも対応するメモリセル30,31,32から読 み出されたテストパターンを選択する。これら選択され たデータは、出力イネーブル信号OEが直接入力されて いるメモリセル33から読み出されたテストパターンと ともにそれぞれデータ出力ノード201,202,20 3,204を介してテスタに出力され、このテスタにお いてそれぞれ期待値と比較されることにより、各メモリ セル30,31,32,33の良否が判定される。

【0071】次に、図4(b)に示すように、アドレスが03Fn、に達すると、最小の容量を有するメモリセ 40ル30の全てのアドレスからテストパターンが読み出されている。図5のアドレス検出回路11はメモリセル33のアドレス信号9ビットのうちの上位3ビット(add [n-2], [n-1], [n])の少なくとも1つが

"1"レベルになった場合に、メモリセル30用のアドレス検出信号S1を発生するように設定されているため、図4(c)に示すように、図4(b)の状態からさらにアドレスが増加して、アドレス信号9ビットのうちの第7ビット(add [n-2])が"1"レベルになると、図7に示すように、アドレス検出信号S1が"0"

18

レベルになる。このアドレス検出信号S1が"0"レベルになることにより、図5のアドレス 制御回路21はメモリセル30に入力されるアドレスを固定し、また、出力イネーブル制御回路37はメモリセル30への出力イネーブル信号OEを保持し、出力データ選択回路14はメモリセル30からの出力に代えてメモリセル33から読み出されるテストパターンを選択する。このため、メモリセル30は、もはや自分のアドレス外のアドレスによってその内容が不用意に読み出されてしまうのが防止される。

【0072】そして、この図4(c)の状態では、図5のアドレス検出回路12はアドレス信号9ビットのうちの上位2ビット(add [n-1], [n])がいずれも"1"レベルにはならないために、メモリセル31用のアドレス検出信号S2を発生することはない。このため、図5のアドレス制御回路22がメモリセル18に入力されるアドレスを固定することはなく、メモリセル31にはテスタからのアドレス信号がスルーで入力される。また、出力イネーブル信号OEをスルーで出力し、出力データ選択回路15もメモリセル31からの出力を選択したままである。

で、アドレス信号9ビットのうちの上位3ビット(add [n-2], [n-1], [n])はいずれも"0"レベルである。このためアドレス検出回路11,12はいずれもデータ切り換え信号S1,S2として"1"レベルを出力し、アドレス検出信号13は"0"レベルになる。これにより、出力イネーブル制御回路37,38,39はメモリセル30,31,32への出力イネーブル信号のEを通過させ、出力データ選択回路14,15,163とはいずれも対応するメモリセル30,31,32から読み出されたテストパターンを選択する。これら選択されたデータは、出力イネーブル信号のEが直接入力されてままである。

【0074】このため、図4(c)の状態では、アドレ ス信号が03F』から増加するに従ってメモリセル3 1,32,33から対応するテストパターンが順次読み 出され、これらがテスタで判定されるが、メモリセル3 0に関しては、既に全てのアドレスからのテストパター ンの読み出しが終了しているため、読み出し禁止状態と され、誤ったアドレス信号によりテストパターンが読み 出されるのが防止される。そして、メモリセル30が読 み出し禁止状態となる代わりに、メモリセル33から読 み出されたテストパターンが本来のメモリセル30から のテストパターンの代わりに充当され、これがデータ出 カノード201から出力される。 テスタはこのメモリセ ル30用のデータ出力ノード201から出力される充当 テストパターンのテストを実行してもしなくてもよい が、実行する場合は、最大容量を有するメモリセル20 のテストを2通りの経路で同時に実行することができ

50 る。

【0075】そして、さらにアドレスが増加し、図4 (d) に示すように、アドレスが07FB に達すると、 2番目に小さな容量を有するメモリセル31の全てのア ドレスからテストパターンが読み出されている。

【0076】その後さらにアドレスが順次増加し、図4 (e) に示すように、アドレス信号が07Fg を越えて OFF_B に達するまでは、アドレス信号9ビットの第8 ビット (add [n-1]) が "1" レベルになるため、ア ドレス検出回路11,12は、メモリセル30,31を 読み出し禁止状態にする。また、このときメモリセル3 10 0.31用の出力データ選択回路14.15はともに、 メモリセル30、31からの出力に代えてメモリセル3 3から読み出されるテストパターンを選択する。このた め、メモリセル30、31は、もはや自分のアドレス外 のアドレスによってその内容が不用意に読み出されてし まうのが防止される。

【0077】また、この図4(e)の状態では、アドレ ス信号9ビットの最上位ビット (add [n])は"1" レベルにはならないために、メモリセル32は読み出し 禁止状態にはならない。このため、図4(e)の状態で 20 は、アドレス信号がO7Fnから増加するに従ってメモ リセル32、33から対応するテストパターンが順次読 み出され、これらがテスタで判定されるが、メモリセル 30,31に関しては、既に全てのアドレスからのテス トパターンの読み出しが終了しているため、読み出し禁 止状態とされ、誤ったアドレス信号によりテストパター ンが読み出されるのが防止される。そして、メモリセル 30、31が読み出し禁止状態となる代わりに、メモリ セル33から読み出されたテストパターンが本来のメモ リセル30,31からのテストパターンの代わりに充当 30 るが、次に最上位アドレスに達したメモリエリアに対 され、これがデータ出力ノード201,202から出力 される。テスタはこのメモリセル30,31用のデータ 出力ノード201、202から出力される充当テストパ ターンのテストを実行してもしなくてもよいが、実行す る場合は、最大容量を有するメモリセル20のテストを 3通りの経路で同時に実行することができる。

【0078】そして、さらにアドレスが増加し、図4 (f)に示すように、アドレスがOFFIに達すると、 2番目に大きな容量を有するメモリセル32の全ての領 域から、該当するテストパターンが読み出されている。 【0079】その後アドレスが順次増加し、図4(g) に示すように、アドレス信号がOFFI を越えると、ア ドレス信号9ビットのうちの上位1ビット (add [n]) が "1" レベルになるため、アドレス検出回路1 1, 12およびアドレス検出信号13は、メモリセル3 0,31および32を読み出し禁止状態とする。また、 このときメモリセル30、31、32用の出力データ選 択回路14, 15, 16はともに、メモリセル30, 3 1.32からの出力に代えてメモリセル33から読み出 20

ル30、31、32は、もはや自分のアドレス外のアド レスによってその内容が不用意に読み出されてしまうの が防止される。このため、図4(g)の状態では、アド レスが増加するに従って、メモリセル33のみテストパ ターンの読み出しが進行している。

【0080】そして、アドレスがさらに増加し、図4 (h) に示すように、アドレス信号が1 F F B に達する と、最大容量を有するメモリセル33の全てのアドレス から、該当するテストパターンが読み出されているが、 この過程で、メモリセル33から読み出されたテストパ ターンが他のメモリセル30,31,32の読み出しデ ータの代わりに充当され、これがデータ出力ノード20 1,202,203から出力される。テスタはこのメモ リセル30、31、32用のデータ出力ノード201、 202, 203から出力される充当テストパターンのテ ストを実行してもしなくてもよいが、実行する場合は、 最大容量を有するメモリセル33のテストを4通りの経 路で同時に実行することができる。

【0.08.1】このように、本実施の形態2によれば、始 点アドレス (最下位アドレス)が同一で、それぞれが連 続するアドレス空間を有し、容量が2倍ずつ増加する4 つのメモリエリアに対し、同一のアドレスを最下位アド レスから順次与えて、各メモリエリアに同一のテストパ ターンを順次書き込んでゆき、アドレスが最小の容量を 有するメモリエリアの最上位アドレスに達した時点で、 書き込みイネーブル信号を用いて、まず、当該最小容量 メモリエリアへの書き込みを中止し、そのメモリエリア に書き込まれたテストパターンを保護し、他の3つのメ モリエリアについてはテストパターン書き込みを継続す し、同様に書き込みを中止し、以後、同様にして、順次 書き込みを中止し、各メモリエリアに書き込まれたテス トパターンを保護し、各メモリエリアに書き込まれたテ ストパターンを読み出す際にも、4つのメモリエリアに 対し、同一のアドレスを最下位アドレスから順次与え て、各メモリエリアから同一のテストパターンを順次読 み出してゆき、アドレスが最小の容量を有するメモリエ リアの最上位アドレスに達した時点で、出力イネーブル 信号を用いて、まず、当該最小容量メモリエリアからの 読み出しを中止し、当該最小容量メモリエリアからのデ ―夕に代えて、 最大容量メモリエリアからのデータを最 小容量メモリエリアからのデータとして出力し、以後、 同様にして、他のメモリエリアからの読み出しを順次中 止し、各メモリエリアからのデータに代えて、最大容量 メモリエリアからのデータを各メモリエリアからのデー タとして出力するようにしたので、同一のテストパター ンで、メモリ容量が相異なる複数のメモリエリアを同時 にテストすることが可能となり、最も大きな容量のメモ リセルのパターンを生成することにより、テストを少な されるテストパターンを選択する。このため、メモリセ 50 いパターン数で行うことができ、シミュレーション工数 の削減やLSIテスタでの一括測定によるテスト時間短 縮が可能となる。

【0082】実施の形態3.ところで、実施の形態1, 2では、専らテスト用の構成およびその際の動作につい てのみ説明したが、この実施の形態3では、実際の半導 体集積回路に搭載できる状態、即ちテストデータに対す る書き込み読み出し動作と、テスト終了後の通常のデー タに対する書き込み読み出し動作とを切り替えて実行で きる半導体集積回路について説明する。

【0083】図8は本発明の実施の形態3における半導 10 体集積回路の構成を示したものである。 図において、1 09はこの半導体集積回路をテストモードにするか、通 常動作モードにするかを切り替えるためのモード切り替 え用信号を、この半導体集積回路内部の他の回路やこの 半導体集積回路に外部から信号を入力するためのピン等 から入力するためのモード切り替え用ノード、103, 105, 107は通常動作モード時にメモリセル31, 32、33に対しそれぞれ別個のデータを入力するため のデータ入力ノード、104、106、108は通常動 作モード時にメモリセル31,32,33に対しそれぞ 20 れ別個のアドレス信号を入力するためのアドレス入力ノ ード、41,42,43はテストモード時にメモリセル 31, 32, 33に対しデータ入力ノード101からの テストデータを共通に入力し、通常モード時にメモリセ ル31,32,33に対しデータ入力ノード103,1 05.107からの別個のデータをそれぞれ入力するた めの入力ノード切り替え回路、51,52,53はテス トモード時にメモリセル31,32,33に対しアドレ ス入力ノード102からのアドレス信号を共通に入力 し、通常モード時にメモリセル31,32,33に対し30 アドレス入力ノード104, 106, 108からの別個 のアドレス信号をそれぞれ入力するためのアドレスノー ド切り替え回路、61,62,63はテストモード時に 出力データ選択回路14,15,16からの選択データ をデータ出力ノード201,202,203に対しそれ ぞれ出力し、通常動作モード時にメモリセル31,3 2,33からの読み出しデータを出力データ選択回路1 4.15.16をバイパスして直接データ出力ノード2 01,202,203にそれぞれ出力する出力ノード切 り替え回路である。

【0084】以下にこの実施の形態3の動作について説 明する。まず、この半導体集積回路内の他の回路や、こ の半導体集積回路の外部等から、モード切替用ノード1 09にモード切替用信号として"1"レベルの信号が与 えられたとする。

【0085】これにより、この半導体集積回路はテスト モードになり、入力ノード切り替え回路41,42,4 3はその"1"側の入力、即ち、データ入力ノード10 1とデータメモリセル31,32,33のデータ入力端 22

切り替え回路51、52および53もその"1"側の入 カ、即ちアドレス入力ノード102からのアドレス信号 の伝達を制御するアドレス制御回路22,23の出力ノ ードおよびアドレス入力ノード102と、メモリセル3 1,32および33のアドレス入力端子をそれぞれ接続 する。さらに、出力ノード切り替え回路61,62,6 3はその"1"側の出力を選択し、出力データ選択回路 14, 15, 16の出力ノードとデータ出力ノード20 1,202,203とをそれぞれ接続する。

【0086】このため、データ入力ノード101および アドレス入力ノード102を介してメモリセル30に入 カデータおよびアドレス信号を与えると、これと同じも のが各メモリセル31,32,33にも与えられ、また 各メモリセル30、31、32の出力データは出力デー 夕選択回路14、15、16を介しデータ出力ノード2 01,202,203に出力されるので、WE入力ノー ド110より書き込みイネーブル信号を与えながら、順 次アドレス信号を増加させてテストパターンをデータと して書き込んでゆき、また、OE入力ノード111より 出力イネーブル信号を与えながら、順次アドレス信号を 増加させてテストパターンを読み出してゆくことによ り、実施の形態2で述べたのと同様の動作を行うことが でき、テストパターンを1回与えることにより、全ての メモリセルのテストを実行することができる。

【0087】 そしてこのようにして、全てのメモリセル のテストが終了し、本半導体集積回路が良品であると判 定され、ユーザに供給されたとする。ユーザサイドで は、モード切替用ノード109に"0"レベルの信号を 与えてこれを使用する。

【0088】これにより、この半導体集積回路は通常動 作モードとなり、入力ノード切り替え回路41,42, 43はその "0" 側の入力、即ち、データ入力ノード1 03, 105, 107とデータメモリセル31, 32, 33のデータ入力端子をそれぞれ接続する。 またこのと き、アドレスノード切り替え回路51,52,53もそ の "0" 側の入力、即ちアドレス入力ノード104,1 06, 108と、メモリセル31, 32, 33のアドレ ス入力端子をそれぞれ接続する。さらに、出力ノード切 り替え回路61,62,63はその"0"側の出力を選 択し、メモリセル30,31,32の出力ノードとデー タ出力ノード201、202、203とをそれぞれ直接 接続する。

【0089】このため、各メモリセル30、31、3 2.33にはそれぞれデータ入力ノード101,10 3,105,107およびアドレス入力ノード102, 104、106、108からそれぞれのメモリセルに必 要な,互いに独立したデータおよびアドレス信号が個別 に与えられる。従って、WE入力ノード110から書き 込みイネーブル信号を与えることにより、各メモリセル 子をそれぞれ接続する。またこのとき、アドレスノード 50 30,31,32,33に独立してデータを書き込むこ

とができる。

【0090】また、各メモリセル30、31、32、33にはアドレス入力ノード102、104、106、108からそれぞれのメモリセルに必要な、互いに独立したアドレス信号が個別に与えられ、各メモリセル30、31、32、33の出力ノードが対応するデータ出力ノード201、202、203、204にそれぞれ接続される。従って、OE入力ノード111から出力イネーブル信号を与えることにより、各メモリセル30、31、32、33から独立してデータを読み出すことができる。

【0091】このように、本実施の形態3によれば、モード切替用ノードに与える論理レベルの値に応じて本半導体集積回路の動作モードをテストモードと通常動作モードに切り替えることができ、テストモードでは複数のメモリセルを同時にテストでき、通常モードでは複数のメモリセルの内容を互いに独立に読み、書きができるようにしたので、製造者にとってはテストを容易にかつ短時間のうちに実施でき、しかもそのテスト容易化のための装置の存在をユーザに意識させないようにできる、有20用な半導体集積回路を提供することが可能になる。

【0092】実施の形態4.なお、実施の形態3では、 書き込みイネーブル信号および読み出しイネーブル信号 を全てのメモリセルに対し共通に入力するようにした が、これらを、各メモリセルに個別に入力するようにし てもよい。

【0093】図9は本実施の形態4による半導体集積回 路の構成を示したものである。図において、71,72 および73はそれぞれWE入力ノード110から入力さ れる書き込みイネーブル信号をメモリセル31,32の 30 書き込みイネーブル制御回路28,29およびメモリセ ル33の書き込みイネーブル信号入力端子に共通に入力 するか、WE入力ノード112, 114および116か ら独立に入力される書き込みイネーブル信号をメモリセ ル31、32の書き込みイネーブル制御回路28、29 およびメモリセル33の書き込みイネーブル信号入力端 子にそれぞれ別個に入力するかを切り替える書き込みイ ネーブル信号切り替え回路、81,82および83はそ れぞれOE入力ノード111から入力される出力イネー ブル信号をメモリセル31,32の出力イネーブル制御 回路38,39およびメモリセル33の出力イネーブル 信号入力端子に共通に入力するか、OE入力ノード11 3,115および117から独立に入力される出力イネ ーブル信号をメモリセル31,32の出力イネーブル制 御回路38,39およびメモリセル33の出力イネーブ ル信号入力端子にそれぞれ別個に入力するかを切り替え る出力イネーブル信号切り替え回路である。

【0094】以下にこの実施の形態4の動作について説 7とデータメモリセル31,32,33のデータ入力端明する。先ず、モード切り替え用ノード109に"1" 子をそれぞれ接続する。またこのとき、アドレスノードレベルの信号を与えてテストモードとすると、書き込み 50 切り替え回路51,52,53もその"0"側の入力、

イネーブル信号切り替え回路71、72および73はそ れぞれその"1"側の入力を選択し、WE入力ノード1 10からの書き込みイネーブル信号をメモリセル31, 32の書き込みイネーブル制御回路28, 29およびメ モリセル33の書き込みイネーブル信号入力端子に共通 に入力する。この時、実施の形態3で述べたように、入 カノード切り替え回路41,42,43はその"1" 側 の入力、即ち、データ入力ノード101とデータメモリ セル31、32、33のデータ入力端子をそれぞれ接続 10 し、かつ、アドレスノード切り替え回路51,52およ び53もその"1"側の入力、即ちアドレス入力ノード 102からのアドレス信号の伝達を制御するアドレス制 御回路22,23の出力ノードおよびアドレス入力ノー ド102と、メモリセル31、32および33のアドレ ス入力端子をそれぞれ接続しているので、アドレス信号 と共通のテストパターンを順次与えていくことにより、 実施の形態3で述べたのと同様のテストを行うことがで きる。

【0095】また、このとき、出力イネーブル信号切り 替え回路81,82および83はそれぞれその"1"側 の入力を選択し、OE入力ノード111からの出力イネ ーブル信号をメモリセル31,32の出力イネーブル制 御回路38、39およびメモリセル33の出力イネーブ ル信号入力端子に共通に入力する。この時、実施の形態 3で述べたように、出力ノード切り替え回路61,6 2,63はその"1"側の入力に切り替わり、データ出 カノード201, 202, 203とメモリセル31, 3 2,33出力データ選択回路14,15,16の出力端 子をそれぞれ接続し、かつ、アドレスノード切り替え回 路51,52および53もその"1"側の入力、即ちア ドレス入力ノード102からのアドレス信号の伝達を制 倒するアドレス制御回路22,23の出力ノードおよび アドレス入力ノード102と、メモリセル31,32お よび33のアドレス入力端子をそれぞれ接続しているの で、アドレス信号を頗次与えていくことにより、実施の 形態3で述べたのと同様のテストを行うことができる。 【0096】次に、モード切り替え用ノード109に "0"レベルの信号を与えて通常動作モードとすると、 書き込みイネーブル信号切り替え回路71,72および 73はそれぞれその"O"側の入力を選択し、WE入力 ノード112,114および116から独立に入力され る書き込みイネーブル信号をメモリセル31,32の書 き込みイネーブル制御回路28,29およびメモリセル 33の書き込みイネーブル信号入力端子にそれぞれ別個 に入力する。この時、実施の形態3で述べたように、入 カノード切り替え回路41、42、43はその"0"側 の入力、即ち、データ入力ノード103,105,10 7とデータメモリセル31、32、33のデータ入力端 子をそれぞれ接続する。またこのとき、アドレスノード 即ちアドレス入力ノード104,106,108と、メ モリセル31、32、33のアドレス入力端子をそれぞ れ接続する。このため、各メモリセル30,31,3 3 3には互いに独立したタイミングで書き込みイネ ーブル信号やアドレス信号をデータとともに与えること ができるため、各メモリセル30、31、32、33に 対し、完全に独立したタイミングでデータを書き込むこ とができる。

【0097】また、このとき、出力イネーブル信号切り 替え回路81,82および83はそれぞれその"0"側 10 るアドレス制御回路である。 の入力を選択し、OE入力ノード113,115,11 7からの出力イネーブル信号をメモリセル31,32の 出力イネーブル制御回路38,39およびメモリセル3 3の出力イネーブル信号入力端子にそれぞれ入力する。 【0098】またこのとき、アドレスノード切り替え回 路51,52,53もその"0"側の入力、即ちアドレ ス入力ノード104、106、108と、メモリセル3 1.32.33のアドレス入力端子をそれぞれ接続す る。さらに、出力ノード切り替え回路61,62,63 はその"0"側の出力を選択し、メモリセル30,3 1,32の出力ノードとデータ出力ノード201,20 2,203とをそれぞれ直接接続する。このため、各メ モリセル30、31、32、33には互いに独立したタ イミングで出力イネーブル信号やアドレス信号を与える ことができるため、各メモリセル30、31、32、3 3より、完全に独立したタイミングでデータを読み出す ことができる。

【0099】このように、本実施の形態4によれば、モ ード切替用ノードに与える論理レベルの値に応じて本半 ードに切り替えることができ、テストモードでは複数の メモリセルを同時にテストでき、通常モードでは複数の メモリセルの内容を完全に独立したタイミングで互いに 独立に読み、書きができるようにしたので、製造者にと ってはテストを容易にかつ短時間のうちに実施でき、し かもそのテスト容易化のための手段の存在をユーザに意 識させないようにできる、有用な半導体集積回路を提供 することが可能になる。

【0100】実施の形態5.なお、上述の各実施の形態 では、説明の都合上、メモリセルの容量が2倍ずつ増加 40 し、かつそれぞれのアドレスの始点が同一、かつアドレ スが連続して与えられているものとしたが、各メモリセ ルのビット幅が同一で、かつ容量の小さいメモリセルの アドレスが、容量の大きいメモリセルのアドレスに順次 含まれるのであれば、このような関係を満たさなくても よい。

【0101】図10はこのように、容量の大小関係やア ドレスの配置が一般的なものとなっている。本実施の形 態5による半導体集積回路の構成を示すものである。

【0102】図において、130,131,132,1 50 のアドレス制御回路21や出力イネーブル制御回路37

33はメモリセルであり、ともに同一ビットX (Xは正 の整数値)のビット幅を有し、それぞれAワード,Bワ ード、Cワード、Dワード(A、B、C、Dは正の整数 値であり、A<B<C<Dの関係を有する)のワードを 有するものとする。211,212,213は最大容量 を有するメモリセル133のアドレス信号がそれぞれメ モリセル130,131,132のアドレス空間内のア ドレスに該当するか否かでアドレスデータ入力端子から のアドレスデータをスルーで通過させるか否かを制御す

26

【0103】図11はメモリセル130、131、13 2、133の容量 (ワード数) やアドレスの割付けの一 例を示すもので、 メモリセル130は1234m から2 345g までのエリアと4567g から789Fg まで のエリアとに分かれており、合計でAワード分の容量を 有している。メモリセル131は1234m から987 6 までの合計 Bワード分の容量を有しており、メモリ セル130の2つのエリアを含んでいる。 メモリセル1 32は0.00.0 からF45Fi までの合計Cワード分 20 の容量を有しており、メモリセル131のエリアを含ん でいる。メモリセル133は0000g からFFFFg までの合計Dワード分の容量を有しており、メモリセル 132のエリアを含んでいる。

【0104】図12は図10のアドレス制御回路211 と212の構成の一例を示すものであり、アドレス制御 回路211において、211aはメモリセル130の下 側のエリアの下限のアドレスを示す定数1234%を発 生する定数発生器、211bはメモリセル130の下側 のエリアの上限のアドレスを示す定数2345 を発生 導体集積回路の動作モードをテストモードと通常動作モ 30 する定数発生器、211cは図10のアドレス入力ノー ド102等から与えられるアドレス信号と定数発生器2 11aにより発生される定数1234Eとを比較する比 較器、211dはアドレス入力ノード102等から与え られるアドレス信号と 定数発生器211bにより発生 される定数2345%とを比較する比較器、211eは 比較器211cの出力と比較器211dの出力との論理 積を作成する論理積回路である。また、211fはメモ リセル130の上側のエリアの下限のアドレスを示す定 数4567』を発生する定数発生器、211gはメモリ セル130の上側のエリアの上限のアドレスを示す定数 789Fi を発生する定数発生器、211hはアドレス 入力ノード102等から与えられるアドレス信号と定数 発生器211fにより発生される定数4567gとを比 較する比較器、211iはアドレス入力ノード102等 から与えられるアドレス信号と定数発生器211gによ り発生される定数789Filとを比較する比較器、21 1 j は比較器211hの出力と比較器211 i の出力と の論理積を作成する論理積回路であり、その出力は論理 積回路211eの出力とワイヤードオアされて、図10

に出力される。

【0105】また、アドレス制御回路212において、212aはメモリセル131の下限のアドレスを示す定数1234mを発生する定数発生器、211bはメモリセル131の上限のアドレスを示す定数9876mを発生する定数発生器、212cは図10のアドレス入力ノード102等から与えられるアドレス信号と定数発生器212aにより発生される定数1234mとを比較する比較器、212dはアドレス入力ノード102等から与えられるアドレス信号と定数発生器212bにより発生10される定数9876mとを比較する比較器、212eは比較器212cの出力と比較器212dの出力との論理積を作成する論理積回路であり、その出力は図10のアドレス制御回路22や出力イネーブル制御回路38に出力される。

27

【0106】次に、動作について説明する。図10のア ドレス入力ノード102等から与えられるアドレス信号 はアドレス制御回路212の比較器212c, 212d によりそれぞれメモリセル131の下限のアドレスを示 す定数12348,メモリセル131の上限のアドレス 20 る。 を示す定数98768と比較される。比較器212cは 入力されるアドレス信号が定数1234 以上であれば "1"レベルを発生し、比較器212dは入力されるア ドレス信号が定数9876 以下であれば"1"レベル を発生するように設定されている。このため、論理積回 路212eの出力は、アドレス入力ノード102等から 与えられるアドレス信号がメモリセル131のアドレス の範囲内にあれば"1"レベルを出力し、範囲外にあれ ば"0"レベルを出力する。従って、このアドレス制御 回路212は実施の形態4におけるアドレス制御回路1 30 2と同様に動作する。

【0107】また、アドレス制御回路211について も、アドレス制御回路212の場合と同様に、比較器2 11c, 211dおよび論理積回路211eにより図1 0のアドレス入力ノード102等から与えられるアドレ ス信号がメモリセル130の下側のエリア、即ち、定数 1234 以上2345 以下の範囲にあることが検出 されるか、あるいは比較器211h, 211 i および論 理積回路211jにより図10のアドレス入力ノード1 02等から与えられるアドレス信号がメモリセル130 40 の上側のエリア、即ち、定数4567%以上789 F% 以下の範囲にあることが検出されれば、このアドレス制 御回路211は"1"レベルを出力し、それ以外の範囲 にあれば"0"レベルを出力する。従って、このアドレ ス制御回路211はメモリエリアが2つに分かれている メモリセル130に対し、実施の形態4におけるアドレ ス制御回路11と同様に動作する。

【0108】従って、アドレス制御回路213について も、アドレス制御回路212と同様に構成することによ り、本実施の形態5の各アドレス制御回路は実施の形態 50

4における各アドレス制御回路と同様に動作する。そして、本実施の形態5はその他の回路を実施の形態4と同様に構成しているため、各メモリセルのビット幅が同一であれば、これらの容量が2倍ずつ増加するものに限ることなく、同一のテストバターンで、複数のメモリセルを同時にテストすることができる。

28

【0109】このように、本実施の形態5によれば、同一のビット幅を有し、容量の小さいメモリセルのアドレスが、容量の大きいメモリセルのアドレスに順次含まれる複数のメモリセルに対し、モード切替用ノードに与える論理レベルの値に応じて本半導体集積回路の動作モードをテストモードと通常動作モードに切り替えることができ、テストモードでは複数のメモリセルを同時にテストでき、通常モードでは複数のメモリセルの内容を完全に独立したタイミングで互いに独立に読み、書きができるようにしたので、製造者にとってはテストを容易にかつ短時間のうちに実施でき、しかもそのテスト容易化のための手段の存在をユーザに意識させないようにできる、有用な半導体集積回路を提供することが可能になる。

[0110]

【発明の効果】以上のように、本願の請求項1の発明に 係る半導体集積回路によれば、それぞれ同一ビット数の データ入力を有するとともに互いに異なる容量を有し、 容量の大きい側のアドレス領域が容量の小さい側のアド レス領域を含むようにアドレスが設定された複数個のメ モリと、上記複数個のメモリのなかで最大の容量を有す るメモリに対し与えるアドレスがこれ以外のどのメモリ のアドレス領域に該当するかを検出するアドレス検出手 段と、上記アドレス検出手段の制御により上記最大容量 メモリに対するアドレスがそのアドレス領域に該当する メモリに対しデータの入力を許可し、該当しないメモリ に対しデータの入力を禁止するデータ入力制御手段と、 上記アドレス検出手段の制御により上記最大容量メモリ に対するアドレスがそのアドレス領域に該当するメモリ に対しアドレスの入力を許可し、該当しないメモリに対 しアドレスの入力を禁止するアドレス入力制御手段と、 上記アドレス検出手段の制御により上記最大容量メモリ に対するアドレスがそのアドレス領域に該当するメモリ に対しデータの出力を許可し、該当しないメモリに対し データの出力を禁止するデータ出力制御手段とを備える ようにしたので、異なる容量のメモリのテストを同一の テストパターンで実行でき、テストパターン数やテスト 時間の削減を実現できる、テスト容易化設計を施した半 導体集積回路が得られる効果がある。

【0111】また、本願の請求項2の発明に係る半導体 集積回路によれば、請求項1の半導体集積回路におい て、上記アドレス検出手段を上記最大容量メモリに対す るアドレスのなかの上位ビットの信号を用いてその検出 動作を行うものとしたので、異なる容量のメモリのテス

トを同一のテストパターンで実行でき、テストパターン 数やテスト時間の削減を実現できる、テスト容易化設計 を施した半導体集積回路のアドレス検出手段を簡単な構 成で実現できる効果がある。

【0112】また、本願の請求項3の発明に係る半導体 集積回路によれば、請求項1の半導体集積回路におい て、上記データ出力制御手段を、上記アドレス検出手段 により検出された、上記最大容量メモリに対するアドレ スがそのアドレス領域に該当しないメモリに対し、その 出力データに代えて上記最大容量メモリが出力したデー 10 タをその出力データとして充当するものとしたので、異 なる容量のメモリのテストを同一のテストパターンで実 行でき、最大容量メモリに関しては重複したテストが可 能で、テストパターン数やテスト時間の削減を実現でき る、テスト容易化設計を施した半導体集積回路が得られ る効果がある。

【0113】また、本願の請求項4の発明に係る半導体 集積回路によれば、請求項1の半導体集積回路におい て、上記アドレス入力制御手段を、上記アドレス検出手 段により検出された、上記最大容量メモリに対するアド 20 レスがそのアドレス領域に該当しないメモリに対しその アドレスが変化しないようにアドレスデータを保持する ものとしたので、異なる容量のメモリのテストを同一の テストパターンで実行でき、テストパターン数やテスト 時間の削減を実現できるとともに、最大容量メモリ以外 のメモリに関しては誤ったアドレスの入力を防止でき る. テスト容易化設計を施した半導体集積回路が得られ る効果がある。

【0114】また、本願の請求項5の発明に係る半導体 集積回路によれば、請求項1の半導体集積回路におい て、上記データ入力制御手段を、上記アドレス検出手段 により検出された、上記最大容量メモリに対するアドレ スがそのアドレス領域に該当しないメモリに対し、その 書き込みデータを保持するものとしたので、異なる容量 のメモリのテストを同一のテストパターンで実行でき、 テストパターン数やテスト時間の削減を実現できるとと もに、最大容量メモリ以外のメモリに関しては誤ったテ ストパターンの入力を防止できる、テスト容易化設計を 施した半導体集積回路が得られる効果がある。

【0115】また、本願の請求項6の発明に係る半導体 集積回路のテスト方法によれば、それぞれ同一ビット数 のデータ入力を有するとともに互いに異なる容量を有 し、容量の大きい側のアドレス領域が容量の小さい側の アドレス領域を含むようにアドレスが設定された複数個 のメモリと、上記複数個のメモリのなかで最大の容量を 有するメモリに対し与えるアドレスがこれ以外のどのメ モリのアドレス領域に該当するかを検出するアドレス検 出手段と、上記アドレス検出手段の制御により上記最大 容量メモリに対するアドレスがそのアドレス領域に該当 するメモリに対しデータの入力を許可し、該当しないメ 50 ドレスデータを保持するものとしたので、異なる容量の

モリに対しデータの入力を禁止するデータ入力制御手段 と、上記アドレス検出手段の制御により上記最大容量メ モリに対するアドレスがそのアドレス領域に該当するメ モリに対しアドレスの入力を許可し、該当しないメモリ に対しアドレスの入力を禁止するアドレス入力制御手段 と、上記アドレス検出手段の制御により上記最大容量メ モリに対するアドレスがそのアドレス領域に該当するメ モリに対しデータの出力を許可し、該当しないメモリに 対しデータの出力を禁止するデータ出力制御手段とを備 えた半導体集積回路のテスト方法であって、上記複数個 のメモリのなかの最大容量メモリの全てのアドレスの適 否を判定しうるデータ量のテストパターンを、当該アド レスとともに上記複数個のメモリに順次書き込み、上記 複数個のメモリから上記書き込まれたテストパターンを 順次読み出し、これらと期待値とを比較することによ り、上記複数個の全てのメモリを1回のテストパターン の書き込みで同時にテストできるようにしたので、異な る容量のメモリのテストを同一のテストパターンで実行 でき、テストパターン数やテスト時間の削減を実現でき る,テスト容易化設計を施した半導体集積回路のテスト 方法が得られる効果がある。

【0116】また、本願の請求項7の発明に係る半導体 集積回路のテスト方法によれば、請求項6の半導体集積 回路のテスト方法において、上記アドレス検出手段を上 記最大容量メモリに対するアドレスのなかの上位ビット の信号を用いてその検出動作を行うものとしたので、ア ドレス検出手段を簡単な構成で実現でき、異なる容量の メモリのテストを同一のテストパターンで実行でき、テ ストパターン数やテスト時間の削減を実現できる、テス ト容易化設計を施した半導体集積回路のテスト方法が得 られる効果がある。

【0117】また、本願の請求項8の発明に係る半導体 集積回路のテスト方法によれば、請求項6の半導体集積 回路のテスト方法において、上記データ出力制御手段 を、上記アドレス検出手段により検出された、上記最大 容量メモリに対するアドレスがそのアドレス領域に該当 しないメモリに対し、その出力データに代えて上記最大 容量メモリが出力したデータをその出力データとして充 当するものとしたので、異なる容量のメモリのテストを 同一のテストパターンで実行でき、最大容量メモリに関 しては重複したテストが可能で、テストパターン数やテ スト時間の削減を実現できる、テスト容易化設計を施し た半導体集積回路のテスト方法が得られる効果がある。 【0118】また、本願の請求項9の発明に係る半導体 集積回路のテスト方法によれば、請求項6の半導体集積 回路のテスト方法において、上記アドレス入力制御手段 を、上記アドレス検出手段により検出された、上記最大 容量メモリに対するアドレスがそのアドレス領域に該当 しないメモリに対しそのアドレスが変化しないようにア メモリのテストを同一のテストパターンで実行でき、テストパターン数やテスト時間の削減を実現できるとともに、最大容量メモリ以外のメモリに関しては誤ったアドレスの入力を防止できる、テスト容易化設計を施した半導体集積回路のテスト方法が得られる効果がある。

【0119】また、本願の請求項10の発明に係る半導体集積回路のテスト方法によれば、請求項6の半導体集積回路のテスト方法において、上記データ入力制御手段を、上記アドレス検出手段により検出された,上記最大容量メモリに対するアドレスがそのアドレス領域に該当10しないメモリに対し、その書き込みデータを保持するものとしたので、異なる容量のメモリのテストを同一のテストパターンで実行でき、テストパターン数やテスト時間の削減を実現できるとともに、最大容量メモリ以外のメモリに関しては誤ったテストパターンの入力を防止できる,テスト容易化設計を施した半導体集積回路のテスト方法が得られる効果がある。

【図面の簡単な説明】

【図1】本発明の実施の形態1の機成を示すブロック図である。

【図2】本発明の実施の形態1における半導体集積回路 に内蔵されたメモリセルにテストパターンが書き込まれ てゆく様子を示す図である。

【図3】本発明の実施の形態1における半導体集積回路 に内蔵されたメモリセルにテストパターンが読み書きさ れる際の制御信号の変化を示すタイミングチャート図で ある。

【図4】本発明の実施の形態1における半導体集積回路 に内蔵されたメモリセルからテストパターンが読み出さ れてゆく様子を示す図である。

【図5】本発明の実施の形態2の構成を示すブロック図である。

【図6】本発明の実施の形態2における半導体集積回路 に内蔵されたメモリセルにテストパターンが書き込まれ る際の制御信号の変化を示すタイミングチャート図であ る。

【図7】本発明の実施の形態2における半導体集積回路 に内蔵されたメモリセルからテストパターンが読み出さ れる際の制御信号の変化を示すタイミングチャート図で ある。

【図8】本発明の実施の形態3の構成を示すブロック図である。

32

【図9】本発明の実施の形態4の構成を示すブロック図である。

【図10】本発明の実施の形態5の構成を示すブロック 図である。

【図11】本発明の実施の形態5における各メモリセルのアドレスの割付けの一例を示す図である。

10 【図12】本発明の実施の形態5におけるアドレス制御 回路の構成の一例を示すブロック図である。 【符号の説明】

11, 12 アドレス検出回路

13 アドレスデータ最上位ピット信号

14, 15, 16 出力データ選択回路

17, 18, 19, 20 異なる容量のメモリセル

21, 22, 23, 211, 212, 213 アドレス 制御回路

24、25、26、書き込みデータ保持回路。

20 27、28、29 書き込みイネーブル制御回路

30, 31, 32, 33 異なる容量のメモリセル

37,38,39 出力イネーブル制御回路

41,42,43 入力ノード切り替え回路

51、52、53 アドレスノード切り替え回路

61,62,63 出力ノード切り替え回路

71, 72, 73 書き込みイネーブル信号切り替え回路

81,82,83 出力イネーブル信号切り替え回路

101, 103, 105, 107 データ入力ノード

0 102, 104, 106, 108 アドレス入力ノード

109 モード切替用ノード

110 書き込みイネーブル信号入力ノード

111 出力イネーブル信号入力ノード

201, 202, 203, 204 データ出力ノード

211a, 211b, 211f, 211g, 212a,


212b 定数発生器

211c, 211d, 211h, 211i, 212c,

212d 比較器


211e, 211j, 212e 論理積回路

【図1】




11,12:アドレス検出回路 14,15,16:出力データ選択回路 21,22,23:アドレス傾斜回路 24,25,26:書き込みデータ保持回路


【図2】




【図3】



【図4】




【図5】




27,28,29:養き込み付-7143第回路 37,38,39:出カ付-7143第回路


【図6】




【図7】



【図8】



【図9】



【図10】

